Die Fachgruppe Schaltungstechnik ist zuständig für die Entwicklung eines anwendungsspezifischen mikroelektronischen Bausteins (ASIC) in CMOS-Technologie, der die digitale Signalverarbeitung des synchronen QPSK-Empfängers enthält. Die Eingangsdaten werden mit 10 GBaud angeliefert und zunächst in einem von Hand optimierten Schaltungsteil so weit parallelisiert, dass die weitere Verarbeitung auf Basis einer Standardzellentechnologie möglich ist.

Der Baustein enthält neben der digitalen Phasenrückgewinnung und der Signaldekodierung auch eine automatische digitale Polarisationsregelung. Der Empfänger arbeitet somit nach der Wandlung von der optischen in die elektrische Domäne und anschließender Analog-Digital-Umsetzung vollständig digital. Die Entwicklung der digitalen Schaltungsteile erfolgt in der Hardwarebeschreibungssprache VHDL. Die Spezifikation der Schaltung in VHDL – unabhängig von der verwendeten Zieltechnologie – ermöglicht es, die entwickelten Beschreibungen neben ausführlichen Simulationen auch auf programmierbaren Logikbausteinen prototypisch zu implementieren.

Im Rahmen des Projekts synQPSK wurden bereits zwei ASICs entwickelt und gefertigt, die Teilfunktionen des Empfängers enthalten. Ein dritter ASIC, der die komplette Empfängerfunktionalität umsetzt, steht kurz vor der Fertigstellung.
Die ASICs werden in einer eigens für dieses Projekt aufgebauten Testumgebung verifiziert. Diese besteht aus einem Sender, einer Übertragungsstrecke und einem Empfänger. Zum Testen der im Projekt entwickelten Komponenten werden zunächst aktuell verfügbare Komponenten geringerer Leistungsklasse eingesetzt, die nach und nach durch die entwickelten Prototypen ersetzt werden. So wird auch die VHDL-Implementierung zunächst bei langsamen Übertragungsraten im FPGA getestet, bevor die Herstellung der ASICs veranlasst wird.