Projektbeschreibung

Der Entwickler einer integrierten Schaltung hat viele Freiheitsgrade, wie zum Beispiel Transistorweiten und –längen, mittels derer er die wichtigsten Schalteigenschaften eines Gatters steuern kann. Die Wahl dieser Parameter basiert aber zumeist auf Erfahrungswerten und groben Abschätzungen. Daher gibt es hier viel Spielraum für Optimierungen.

Das Projekt Mehrzieloptimierung mikroelektronischer Schaltungen ist eine Kooperation zwischen den Arbeitsgruppen  Schaltungstechnik und  Angewandte Mathematik - Numerische Mathematik und dynamische Systeme (Prof. Dr. M. Dellnitz).

Ziel des Projekts ist, für den Entwurf analoger und digitaler Grundschaltungen Pareto-Optima hinsichtlich der Entwurfskriterien

• Funktion
• Geometrie
• Zeit
• Energie
• Robustheit

zu bestimmen und diejenigen Punkte hervor zu heben, welche hinsichtlich ihrer Robustheit gegenüber Herstellungsschwankungen und der Variation des Arbeitspunkts eine sichere Funktion gewährleisten.

Entwickelt wurde ein Mehrzieloptimierungsalgorithmus, der speziell  auf die Vorgaben der Schaltungs-entwicklung angepasst ist. Unterstützt wird dieser durch ein Netz leistungsstarker Rechner des  Paderborn Center for Parallel Computing (PC²), auf denen parallel  Schaltungen simuliert und automatisch ausgewertet werden.  Vergleiche mit Standardzellen eines Halbleiterherstellers zeigen bereits, dass die systematische Suche nach optimal dimensionierten Schaltungen bessere Ergebnisse liefert.

Außer der von der Arbeitsgruppe für Angewandte Mathematik entwickelten Software GAIO (Global Analysis of Invariant Objects) nutzen wir Evolutionäre Algorithmen zur Mehrzieloptimierung. Mit Hilfe der neuen Werkzeuge konnte der Ausbau einer Ultra Low Power-Bibliothek unterstützen werden, aus der in einem weiteren Projekt ICs mit besonders niedriger Leistungsaufnahme entwickelt werden.

Veröffentlichungen

• Blesken, M. ; Rückert, U.; Steenken, D.;  Witting, K.; Dellnitz, M., Multiobjective Optimization for Transistor Sizing of CMOS Logic Standard Cells Using Set-Oriented Numerical Techniques. Proceedings of 27th Norchip Conference, 2009
• Blesken, M.; Lütkemeier, S.; Rückert, U. Multiobjective Optimization for Transistor Sizing of Sub-threshold CMOS Logic Standard Cells., 2010 IEEE International Symposium on Circuits and System Proceedings, 2010

Studien- und Diplomarbeiten

Im Bereich der Schaltungsoptimierung werden noch Studierende für Studienarbeiten gesucht. Momentan ist eine Arbeit zur "Optimierung eines Differenzverstärkers" ausgeschrieben. Weitere Informationen gibt es unter  Studien- und Diplomarbeiten und  hier.

Personen

Projekttreffen / Vorträge

Kontakt

 Dipl.-Math. Matthias Blesken