Motivation
Ein wesentliches Ziel bei der Entwicklung mikroelektronischer Schaltungen ist der effiziente Umgang mit den gegebenen Ressourcen Fläche, Zeit und Energie. Ebenso erfordert die zunehmende Komplexität mikroelektronischer Schaltungen qualitativ hochwertige Entwurfs- und Verifikationsumgebungen, die dem Entwickler einen einfachen rechnergestützten Schaltungsentwurf ermöglichen.
Mikroprozessoren weisen durch ihre Programmierbarkeit ein hohes Maß an Flexibilität auf. Im Vergleich zu anwendungsspezifischen Schaltungen (ASICs) bieten sie durch die sequentielle Verarbeitung der Programme jedoch eine eingeschränkte Leistungsfähigkeit. ASICs sind indes leistungsfähiger aber weniger flexibel, da sie nach der Fertigung nicht mehr verändert werden können.
Methoden zur partiellen Rekonfigurierbarkeit
Dynamisch rekonfigurierbare Hardware bietet einen guten Kompromiss zwischen Mikroprozessoren und ASICs. Die partielle Rekonfigurierbarkeit heutiger feldprogrammierbarer Bausteine (FPGAs) ermöglicht die Veränderung eines Teils der Logikblöcke und deren Verbindungsstruktur im Betrieb, während der verbleibende Teil der Logikblöcke in der Funktionalität unbeeinflusst bleibt. Auf diese Weise können die zur Verfügung stehenden Ressourcen im Betrieb an neue äußere Anforderung angepasst werden. Hardwarefunktionen lassen sich zur Laufzeit auf das FPGA laden und nach Abschluss der Verarbeitung wieder entfernen, um die so frei werdenden Ressourcen zukünftigen Hardwarefunktionen zur Verfügung zu stellen.
Das viel versprechende Konzept der Rekonfigurierbarkeit wird in heutigen Schaltungen jedoch selten verwendet, da es keine einfach zu nutzenden Entwurfsverfahren gibt, die eine partielle Rekonfigurierung unterstützen. Ein entscheidender Schritt zur Entwicklung solcher Verfahren ist die Modellierung der rekonfigurierbaren Architekturen.
Modellierung
Übergeordnetes Ziel dieses Projektes, das als Teilprojekt C1 des 
SFB614 gefördert wird, ist die Entwicklung einer Methodik für die einfache und effiziente Nutzung rekonfigurierbarer Hardware. Als Basis für die Entwicklung der Methodik dient dabei eine abstrakte architekturunabhängige Modellierung partiell rekonfigurierbarer Architekturen. Anhand der Modellierung lassen sich notwendige Methoden zum Platzieren und Entfernen von Hardwarefunktionen entwickeln und analysieren.
Grundlage für die Analyse ist die Simulationsumgebung SARA (Simulationsumgebung zur Analyse rekonfigurierbarer Architekturen), welche die entwickelte Modellierung rekonfigurierbarer Architekturen umsetzt.
Analyse
Mit Hilfe von SARA lässt sich das Verhalten unterschiedlicher Realisierungsvarianten dynamisch rekonfigurierbarer Hardware simulativ betrachten und in Bezug auf Kosten, wie z.B. Ressourcenausnutzung, analysieren und vergleichen. Die Ergebnisse der Analysen dienen dazu, typische Eigenschaften von verschiedenen rekonfigurierbaren Architekturen zu ermitteln und die entsprechenden Rekonfigurations-Verfahren zu bewerten und zu optimieren.
Simulationsumgebung zur Analyse rekonfigurierbarer Architekturen
Basierend auf den bisherigen Analysen haben wir neue Verfahren mit hoher Leistungsfähigkeit bezüglich partieller dynamischer Rekonfigurierbarkeit entwickelt, die effiziente Platzierungsstrategien ermöglichen und mit geringem Rechenaufwand realisiert werden können.
