Motivation
Für mechatronische Systeme mit geringer Rechenleistung und begrenzten Ressourcen (Energie, Chipfläche, etc), wie z.B. Autonome Miniroboter oder eingebettete Systeme, ist es sehr wichtig, dass die verwendeten Algorithmen ressourceneffizient implementiert werden.
Digitale Regelungen werden traditionell auf Prozessoren, Mikroprozessoren, oder DSPs implementiert. Durch die steigende Menge , der zu verarbeitenden Informationen als auch der steigenden Komplexität der Regelalgorithmen, wird die serielle Datenverarbeitung der von-Neumann-Architekturen immer mehr zum Nachteil, so dass eine ressourceneffiziente Lösung schwer zu finden ist.
Der vorgestellte Entwurfsablauf für rekonfigurierbare Hardware
Ziel
FPGAs werden benutz, um Datenverarbeitung Befähigungen zu erhöhen
In diesem Forschungsschwerpunkt beschäftigen wir uns mit der ressourceneffizienten Ausnutzung rekonfigurierbarer Hardware für die Implementierung adaptiver Regelungen.
Hierbei werden sowohl praktische als auch theoretische Aspekte untersucht, um angemessene Regelungsschemata für komplexe Systeme zu entwickeln, welche auf feldprogrammierbaren Gate-Arrays (FPGA) basieren.
Dynamische rekonfigurierbare FPGAs
Die Nutzung von FPGAs offenbart eine Reihe neuer Möglichkeiten für die Entwicklung digitaler Regelungen: Jeder Algorithmus kann optimal als digitale Schaltung ausgelegt werden - insbesondere durch die Ausnutzung der ihm inhärenten Parallelität. Darüber hinaus können durch die Integration von Regelung und digitaler Peripherie auf einem Chip (System-on-Chip) zahlreiche Kosten gesenkt werden.
Unser Ansatz zeichnet sich durch die Nutzung dynamischer und partieller Rekonfigurierung von FPGAs aus. Hierbei können Teile des FPGAs zur Laufzeit umkonfiguriert werden, während andere Bereiche weiterarbeiten. Nutzt man diese Möglichkeit, um nur aktive Bereiche eines Reglers auf das FPGA zu laden, kann die Menge der benötigen Ressourcen sowie der Energieverbrauch der digitalen Schaltung deutlich gesenkt werden. Durch diese Methode können hochkomplexe Regelungsalgorithmen implementiert werden, welche sonst aufgrund des Ressourcenbedarfs nicht realisierbar wären.
Eines Anwendungsbeispiel: Multi-Model Regler
Ein Multimodell-Reglerschema
Der Zustandsraum vieler Regelstrecken kann in endlich viele Bereiche mit stetigem Verhalten aufgeteilt werden. Für jeden dieser Bereiche kann man das Verhalten der Regelstrecke separat modellieren. Wenn in einem solchen Szenario alle Zustände der Regelstrecke bekannt sind, kann eine entsprechende optimale Regelung für jeden Bereich des Zustandsraums entworfen werden. Wie in Bild 2 dargestellt, entscheidet ein Überwacher, wann zwischen den Teil-Regelungen umschaltet wird. Auslöser sind die Zustandinformationen über die Regelstrecke. Im Vergleich zu anderen adaptiven Regelungen kann so schneller und optimaler auf Zustandsänderungen der Regelstrecke reagiert werden.
Realisiert man die (Teil-) Regelungen für eine Regelstrecke auf einem dynamisch rekonfigurierbaren FPGA, können Ressourcen gespart werden, indem zu jedem Zeitpunkt nur die benötigten Regler auf das FPGA geladen werden.
