Motivation
Punktaddition auf einer elliptischen Kurve
Kryptographische Verfahren sind in sicherheitskritischen Anwendungen heutzutage eine Selbstverständlichkeit. In der asymmetrischen Kryptographie, die beispielsweise für digitale Signaturen oder Schlüsselvereinbarungen eingesetzt wird, gilt momentan der RSA-Algorithmus als Quasistandard. Ein neuer Ansatz zur sicheren Datenübertragung basiert auf elliptischen Kurven. Im Gegensatz zu bisherigen asymmetrischen Verfahren erreicht man mit elliptischen Kurven hohe Sicherheitsmaße bei vergleichsweise kurzer Schlüssellänge. Hierdurch benötigt die Kryptographie mit Elliptische Kurven (ECC, Elliptic Curve Cryptography) weniger Rechenleistung und Speicherressourcen als herkömmliche Verfahren und ist somit besonders für mobile und energiebeschränkte Einsatzgebiete (z.B. Smartcards) geeignet.
Konzept
Das Ziel dieses, von der Deutschen Forschungsgemeinschaft (
DFG) geförderten, Projektes ist die Umsetzung neuer Algorithmen für kryptographische Verfahren in ressourceneffiziente Hardware-Software-Kombinationen. Ressourceneffizienz beziehen wir hier auf die Größen Zeit, Fläche (Kosten) und Energie. Dazu sollen drei Varianten von Hardware-Erweiterungen für Universalprozessoren analysiert werden, die sich durch eine enge Kopplung zwischen Prozessor und Beschleuniger auszeichnen. Neben Instruktionssatzerweiterungen betrachten wir Coprozessoren auf Basis anwendungsspezifischer Hardware sowie rekonfigurierbare Coprozessor-Architekturen. Einen Schwerpunkt bildet dabei neben der Hardware-Software-Partitionierung die Analyse und der Entwurf neuer Algorithmen für die Arithmetik in endlichen Körpern. Diese Verfahren werden vielfach in asymmetrischen Verschlüsselungssystemen eingesetzt. In enger Kooperation mit der Arbeitsgruppe „Computer Security“ ( Cosec) von Professor von zur Gathen am Bonn-Aachen International Center for Information Technology (B-IT) erforschen wir neue, ressourceneffiziente Verfahren zum Rechnen auf elliptischen Kurven.
Umsetzung
Die schaltungstechnische Entwicklung der Krypto-Hardware basiert auf einem 32-Bit RISC Prozessorelement, dem N-Core. Der N-Core, für den wir sowohl Instruktionssatzerweiterungen implementieren als auch Coprozessor-Architekturen anbinden können, wurde am Fachgebiet Schaltungstechnik entwickelt. Auf Basis dieser optimierten Prozessorelemente betrachten wir weiterhin skalierbare Chip-Multiprozessorsysteme für Einsatzgebiete mit hohen Leistungsanforderungen. Die Forschungsergebnisse sollen in zwei Anwendungsszenarien prototypisch implementiert und auf ihre praktische Einsetzbarkeit hin getestet werden. Neben Chipkarten, bei denen Energie und Fläche der mikroelektronischen Schaltung die wichtigsten zu minimierenden Parameter sind, betrachten wir Beschleunigersysteme für Sicherheitsserver, bei denen wir uns auf die Optimierung der Leistungsfähigkeit konzentrieren. Um die Effizienz der entwickelten Ansätze zu demonstrieren, werden erste Prototypen auf dem am Fachgebiet Schaltungstechnik entwickelten FPGA-basierten Rapid-Prototyping-System RAPTOR2000 implementiert.
N-Core Prozessorsystem mit Anbindung eines Krypto-Coprozessors für den energieeffizienten Einsatz in Smartcards
Download
Kontakt
Telefon: +49 (0) 5251 | 60-6345
Telefax: +49 (0) 5251 | 60-6351
