Motivation
Multifunktionale Peripheriegeräte (MFPs) integrieren Drucker und Scanner in einem Gehäuse und stellen zusätzlich die Funktionalität eines Kopierers sowie eines Fax-Gerätes zur Verfügung. Bei der Entwicklung dieser Systeme gewinnen Integrationsdichte und Stromverbrauch zunehmend an Bedeutung. Treibende Kraft ist hier der SOHO-Markt (Small Office and Home Office), in dem die Kunden immer kleinere und leistungsfähigere Peripheriegeräte erwarten. Die Anforderungen an Integrationsdichte und Energieverbrauch sind nur dann zu erfüllen, wenn die benötigte mikroelektronische Funktionalität soweit wie möglich in einem anwendungsspezifischen Baustein (ASIC) integriert wird. Im Rahmen einer Kooperation des Heinz Nixdorf Institut (Fachgebiet Schaltungstechnik, Prof. Rückert) mit der amerikanischen Firma Xionics Document Technologies Inc. wurde mit dem XipChip ein solcher ASIC entwickelt.
Chipfoto des XipChip
Implementierung
XipChip stellt alle erforderlichen Schnittstellen zu den Ein-/Ausgabegeräten Scanner und Drucker sowie zu verschiedenen Rechnersystemen zur Verfügung. Scanner und Drucker liefern bzw. benötigen einen konstanten Datenstrom; damit der Baustein auch den Realzeitanforderungen moderner Laser-Drucker gerecht werden kann, müssen alle eingesetzten Funktionseinheiten in der Lage sein, den geforderten Datendurchsatz zu liefern. Mit Standard-Mikroprozessoren, die in der gleichen Preiskategorie wie der XipChip angesiedelt sind, kann - bei Verwendung einer entsprechenden Software-Implementierung - nicht die geforderte Leistungsfähigkeit von bis zu 60 Seiten pro Minute erreicht werden. Die gefundene System-Architektur integriert neben einem PowerPC 401 Microcontroller-Kern eine RAMBUS Speicherschnittstelle, eine zentrale DMA-Einheit, Scanner-, Drucker- und Systemschnittstellen (parallel, seriell) sowie eine MMPI-Schnittstelle (memory mapped peripheral interface). Der PowerPC-Kern dient als Kontrolleinheit für den gesamten Baustein. Zudem ist er geeignet, dedizierte Bildverarbeitungsaufgaben, die als Softwareimplementierung vorliegen, auszuführen. So wird z.B. die Analyse von Postscript-Dokumenten mit dem PowerPC-Kern durchgeführt.
Foto des XipChip-ASICs
Bei einem Systemtakt von 80 MHz können die meisten Bildbearbeitungsfunktionen in ein bis vier Takten abgeschlossen werden. Dies ermöglicht die Bearbeitung von bis zu 40 Millionen Bildelementen pro Sekunde. Um den Stromverbrauch des Bausteins gering zu halten, kann das Betriebssystem nicht genutzte Teilschaltungen in einen Energiesparmodus schalten. Die unterschiedlichen Module werden mit verschiedenen Taktraten betrieben: bei einer Systemfrequenz von 80 MHz arbeitet der PowerPC Prozessor mit 40 MHz, die RAMBUS-Schnittstelle wird mit 240 MHz betrieben.
Der Baustein wurde in den USA von der Firma IBM in einer CMOS Technologie mit vier Lagen Metall und einer Strukturgröße von 0,36 mm gefertigt. Auf einer Fläche von 9 x 9 mm² sind ca. 1,7 Millionen Transistoren integriert. Bei einer Taktfrequenz von 80 MHz und einer Versorgungsspannung von 3,3 V beträgt die Leistungsaufnahme des ASICs 2,5 W. Mit den implementierten Hardware-Blöcken werden die beschleunigten Operationen bis zu 20 mal schneller ausgeführt, als dies in Software auf dem integrierten Prozessor-Kern möglich wäre.
